Курс лабораторных работ

Полезное

• Создание базового проекта с прошивкой ПЛИС в Vivado
• Базовые конструкции Verilog
• Список типичных ошибок в Vivado и SystemVerilog
• Тестовое окружение

Порядок выполнения лабораторных работ для групп

ИБ, ИКТ, КТ, РТ

1. Сумматор (01. Adder)
2. АЛУ (02. Arithmetic-logic unit)
3. Регистровый файл и внешняя память (03. Register file and memory)
4. Простейшее программируемое устройство (04. Primitive programmable device)

ПИН, ПМ

1. Сумматор (01. Adder)
2. АЛУ (02. Arithmetic-logic unit)
3. Регистровый файл и внешняя память (03. Register file and memory)
4. Простейшее программируемое устройство (04. Primitive programmable device)
5. Основной дешифратор (05. Main decoder)
6. 1. Тракт данных (07. Datapath)
   2. Интеграция блока загрузки и сохранения (09. LSU Integration)
   3. Интеграция подсистемы прерываний (11. Interrupt Integration)
7. Периферийные устройства (13. Peripheral units)
8. Программирование (14. Programming)

ИВТ

1. АЛУ (02. Arithmetic-logic unit)
2. 1. Память (03. Register file and memory),
   2. Простейшее программируемое устройство (04. Primitive programmable device)
3. Основной дешифратор (05. Main decoder)
4. Тракт данных (07. Datapath)
5. 1. Модуль загрузки и сохранения (08. Load-store unit)
   2. Интеграция блока загрузки и сохранения (09. LSU Integration)
6. 1. Контроллер прерываний (10. Interrupt subsystem)
   2. Интеграция подсистемы прерываний (11. Interrupt Integration)
7. Периферийные устройства (13. Peripheral units)
8. Программирование (14. Programming)